

Notice d'utilisation de l'analyseur logique pour lecture de trames TTL

Régler l'analyseur avec les réglages suivants :

- 10 MHz d'échantillonnage
- Driver de bus UART
- 1bit start
- 1bit stop
- et pas de parité
- détection au front montant trigger
- sens de codage : LSB → MSB
- convertir en hexadécimal (plus pratique pour l'interprétation)